(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2005年2月17日(17.02.2005)

PCT

(10) 国際公開番号 WO 2005/015246 A1

(51) 国際特許分類7:

G01R 27/26

(21) 国際出願番号:

PCT/JP2004/011577

(22) 国際出願日:

2004年8月5日(05.08.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ: 特願2003-287991 2003年8月6日(06.08.2003)


(71) 出願人 (米国を除く全ての指定国について): 東京エレ クトロン株式会社 (TOKYO ELECTRON LIMITED) [JP/JP]; 〒1078481 東京都港区赤坂五丁目3番6号 Tokyo (JP).

(72) 発明者; および

- (75) 発明者/出願人 (米国についてのみ): 八壁 正巳 (YAK-ABE, Masami) [JP/JP]; 〒6600891 兵庫県尼崎市扶桑 町1番8号東京エレクトロン株式会社内 Hyogo (JP).
- (74) 代理人: 新居 広守 (NII, Hiromori); 〒5320011 大阪府 大阪市淀川区西中島3丁目11番26号新大阪末広 センタービル3F 新居国際特許事務所内 Osaka (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が 可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

/続葉有/

- (54) Title: CAPACITANCE DETERMINING CIRCUIT AND CAPACITANCE DETERMINING METHOD
- (54) 発明の名称: 容量検出回路及び容量検出方法



(57) Abstract: Α capacitance determining circuit having an input protection circuit and exhibiting a high sensitivity. A capacitance determining circuit (20) for determining the capacitance of a capacitive sensor (Cs), comprising a buffer amplifier (12) connected to the capacitive sensor (Cs) via a signal line (13) and having a voltage amplification ratio of 1; diodes (Dp1, Dp2) series connected between the signal line (13) and a positive power supply (+Vdd); and diodes (Dm1, Dm2) series connected between the signal line (13) and a negative power supply (-Vdd), wherein an output terminal of the buffer amplifier (12) is connected to a junction (21a) of the diodes (Dp1, Dp2) and to a junction

と、信号線(13)と負電源(-Vdd)との間に直列に接続されたダイオード(Dm1)及び(Dm2)とを含み、パッファアンプ(12)の出力端子が、ダイオード(Dp1)とダイオード(Dp2)との接続点(21a)、
 及び、ダイオード(Dm1)とダイオード(Dm2)との接続点(21b)に接続されている。

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:

- 国際調査報告書
- 請求の範囲の補正の期限前の公開であり、補正書受額の際には再公開される。

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

明細書

容量検出回路及び容量検出方法

技術分野

5 本発明は、静電容量を検出する回路に関し、特に、微小な静電容量の 変化分に対応した信号を出力する回路に関する。

背景技術

15

20

25

従来、物理量の変化に応じて静電容量(以下、単に「容量」という。) 10 が変化する容量型センサの検出回路として、図1に示される容量検出回 路10がある。

この容量検出回路10は、容量型センサCsの容量に対応した電圧信号を出力する回路であり、容量型センサCs、入力保護回路11、抵抗Rh、バッファアンプ12、容量型センサCsとバッファアンプ12とを接続する信号線13等から構成される(入力保護回路としては、例えば、特開平5-335493号公報参照)。

容量型センサ C s の 1 つの電極には電圧 V b が印加され、他の電極は、信号線 1 3 を介してバッファアンプ 1 2 の入力端子に接続されている。入力保護回路 1 1 は、信号線 1 3 に飛び込む静電気等の高電圧を電源電圧にクランプする回路であり、信号線 1 3 と正電源(+ V d d)及び負電源(- V d d)との間に接続されたダイオード D p 及び D m からなる。

このような従来の容量検出回路10の動作は次の通りである。

いま、信号線13の寄生容量(浮遊容量)をCiとすると、バッファアンプ12の入力電圧Vinは、容量型センサCsに印加された電圧Vbを容量型センサCsと寄生容量Ciとで決まる分圧となるので、

 $Vin = Vb \cdot (1/j\omega Ci) / (1/j\omega Cs + 1/j\omega Ci)$

となる。ところで、バッファアンプ12の電圧増幅率は1であるので、

Vout = Vin

が成立する。よって、上記2つの式からVinを消去すると、出力電 圧Voutは、

5 $V \circ u t = V \circ C \circ / (C \circ + C i)$

となる。ここで、容量型センサCsの容量が物理量の変化に依存する 成分(変化容量 ΔC)と依存しない成分(基準容量 Cd)との和で表されるとすると、つまり、

 $Cs = Cd + \Delta C$

20

10 で表されるとすると、上記出力電圧Voutは、

Vout = Vb · (Cd + Δ C) \angle (Cd + Δ C + Ci)

となる。ここで、Vbが直流電圧のとき、出力電圧Voutのうち、 物理量の変化に対応する交流分Voだけが最終的な信号となるので、その交流分Voは、

15 $V \circ = V \circ \cdot \Delta C / (C d + \Delta C + C \circ) - - (式1)$

となる(ここで、Voは、物理量の時間的変化「例えば ΔC」に依存 する成分によるものであるということができる)。

上記式 1 から分かるように、このような容量検出回路では、感度を向上させるためには、Δ C、C d、 V b が一定であることから、寄生容量 C i を小さくする、又は、ゼロにすることが望ましい。

ところが、寄生容量Ciを小さくすることは容易なことではない。

図 2 は、図 1 に示された容量検出回路 1 0 の通常動作時(ダイオード D p 及び D m が逆バイアスされている時)における等価回路図である。ここでは、ダイオード D p 及び D m の容量(逆バイアス時における空乏 層容量)がそれぞれコンデンサ C d p 及び C d m として、バッファアンプ 1 2 の入力容量がコンデンサ C g として図示されている。寄生容量 C

i は、これらのコンデンサ C d p 、 C d m 、 C g の容量の合計値、つまり、

Ci = Cdp + Cdm + Cg

となるが、いずれも、必要不可欠な回路から生じる寄生容量である。ここで、もし、容量検出回路10全体をワンチップICで形成することができるならば、入力保護回路11を設けないことで、寄生容量 Ciを大幅に削減することができる。しかしながら、複数種類の部品を組み合わせて製品を製造する必要がある場合や容量型センサ Csと検出回路とを離れた位置に実装しなければならない場合等においては、容量型センサ Csと検出回路とが分離された構造で容量検出回路を実装しなければならず、バッファアンプ12の入力段に入力保護回路11を設けることは避けることができない。そのために、入力保護回路11に起因する寄生容量が加算されることとなり、容量検出回路の感度が低下してしまうという問題がある。

15

10

5

発明の開示

そこで、本発明は、このような課題に鑑みてなされたものであり、入力保護回路を備え、かつ、高い感度をもつ容量検出回路を提供することを目的とする。

20 上記目的を達成するために、本発明に係る容量検出回路は、入力保護 回路を構成するダイオードの容量をキャンセルする工夫を施している。

つまり、本発明に係る容量検出回路は、被検出コンデンサの容量を検 出する回路であって、前記被検出コンデンサに信号線を介して接続され る第 1 バッファアンプ部と、前記信号線と第 1 電源との間に直列に接続 された第 1 及び第 2 ダイオードと、前記信号線と第 2 電源との間に直列 に接続された第 3 及び第 4 ダイオードとを含み、前記第 1 バッファアン 10

プ部の出力端子が、前記第1ダイオードと前記第2ダイオードとの第1接続点、及び、前記第3ダイオードと前記第4ダイオードとの第2接続点に接続されていることを特徴とする。これによって、信号線に接続された第1ダイオード及び第3ダイオードの両端が同電位となるので、ダイオードの容量がキャンセルされ、寄生容量が小さくなり、容量検出回路の感度が大きくなる。

ここで、第1電源は好ましくは正の電位で、通常は、回路の中の正電源を用いる。また、第2電源は好ましくは負の電位で、通常は、回路の中の負電源又はグランドを用いる。第1バッファアンプ部はバッファアンプの機能を有するなら何でもよい。第1バッファアンプ部の電圧増幅率は「1」が最も好ましいが、それ以外の値でも可能である。さらに、被検出コンデンサに印加するバイアス電圧は交流でも、直流でも、直流がのった交流でもよい。

また、前記第1パッファアンプ部の出力端子と前記第1及び第2接続 点とを、それぞれ、第1及び第2コンデンサを介して交流的に接続し、 前記第1接続点については、第1抵抗を介して前記第1電源の電位と前記信号線の電位との間の電位に接続し、前記第2接続点については、第 2抵抗を介して前記第2電源の電位と前記信号線の電位との間の電位に接続してもよい。このとき、前記第1及び第2抵抗の抵抗値と前記第1 及び第2コンデンサの容量値として、前記第1パッファアンプ部の出力 信号のうち、前記被検出コンデンサの変化容量及び当該被検出コンデンサに加えるバイアス電圧の交流分に対応する周波数成分を通過させるような抵抗値及び容量値とするのが好ましい。これによって、第1パッファアンプ部の出力端子と前記第1及び第2接続点とは交流的に接続され ることとなり、信号線に接続された第1ダイオード及び第3ダイオードの両端が交流的に同電位となるので、これらのダイオードの容量がキャ

PCT/JP2004/011577 WO 2005/015246

ンセルされ、寄生容量が小さくなり、被検出コンデンサの変化容量を検 出する回路としての感度が大きくなる。

また、前記第1抵抗と前記第1コンデンサとの接続点と前記第1接続 点との間に、第2バッファアンプ部を接続するとともに、前記第2抵抗 5 と前記第2コンデンサとの接続点と前記第2接続点との間に、第3バッ ファアンプ部を接続してもよい。ここで、好ましくは、前記第1接続点 の電位と前記第2接続点の電位とが前記信号線の電位と同じになるよう に、前記第1~第3バッファアンプ部のそれぞれの電圧増幅率を設定す る 。 更 に よ り 好 ま し く は 、 第 1 ~ 第 3 バ ッ フ ァ ア ン プ 部 の 電 圧 増 幅 率 を すべて1とする。これによって、より確実に、第1ダイオード及び第3 ダイオードの両端が同電位に確保される。

10

15

また、前記第1バッファアンプ部は、入力段の回路として、MOSF ETを含み、前記MOSFETのゲートが前記第1バッファアンプ部の 入力端子に接続されている場合には、前記MOSFETの基板と前記第 1バッファアンプ部の出力端子とを接続するのが好ましい。これによっ て、第1バッファアンプ部の入力容量がキャンセルされ、容量検出回路 の感度が向上される。

また、前記容量検出回路はさらに、テスト信号を入力するためのテス ト端子と、前記第1バッファアンプ部の入力端子と前記テスト端子との 20 間に直列に接続されたテスト用コンデンサとスイッチとを設けてもよい。 これによって、容量検出回路を、被検出コンデンサと分離された回路と して実現する場合に、被検出コンデンサが接続されていない状態であっ ても、被検出コンデンサが接続されているのに等しい状態とし、容量検 出回路単体で動作テストを行うことができる。

25 なお、本発明は、このような容量検出回路として実現することができ るだけでなく、入力保護回路のダイオードの容量をキャンセルすること

によって感度を向上させる容量検出方法として実現することもできる。 本発明に係る容量検出回路によれば、入力保護回路を構成するダイオードのうち、信号線に接続されたダイオードの容量がキャンセルされるので、信号線の寄生容量が小さくなり、容量検出回路の感度が大幅に向上される。

また、容量検出回路を構成するバッファアンプ部の出力信号のうち、容量型センサの容量変化及び当該被検出コンデンサに加えるバイアス電圧の交流分に対応する周波数成分を入力保護回路のダイオードに印加させることで、入力保護回路を構成するダイオードのうち、信号線に接続されたダイオードの両端の電位が交流的に同一となり、容量がキャンセルされるので、信号線の寄生容量が小さくなり、容量型センサの容量変化を検出する容量検出回路としての感度が大幅に向上される。

また、バッファアンプの入力段におけるMOSFETの基板とバッファアンプの出力端子とを接続しておくことで、バッファアンプの入力容量がキャンセルされるので、信号線の寄生容量が減少し、容量検出回路の感度が向上される。

さらに、容量検出回路にテスト用コンデンサとスイッチとを組み込んでおくことで、容量型センサが接続されていない状態であっても、容量 検出回路に容量型センサが接続されたに等しい状態を作ることができ、

20 回路の動作テストを行うことが可能となる。一方、動作テストを行っていないときは、テスト用コンデンサをバッファアンプ部の入力端子と出力端子との間に接続しておくようにすることができる。

図面の簡単な説明

10

15

25 図1は、従来の容量検出回路の回路図である。

図2は、図1に示された容量検出回路の等価回路の回路図である。

図3は、本発明の実施の形態1における容量検出回路の回路図である。 図4は、図3に示された容量検出回路の等価回路の回路図である。

図 5 は、本発明の実施の形態 2 における容量検出回路の回路図である。 図 6 は、図 5 に示された容量検出回路の等価回路の回路図である。

5 図7は、図6に示された等価回路に信号電圧を記した回路図であり、 (a)は回路が定常状態にある場合、(b)は回路が変化状態にある場合 の回路図である。

図8は、図5に示された容量検出回路に2つのバッファアンプを付加した容量検出回路の回路図である。

10 図 9 は、バッファアンプの入力段を構成するMOSFETの基板とバッファアンプの出力端子とを接続した回路図である。

図10は、容量検出回路にテスト用コンデンサを付加した回路図である。

図 1 1 (a) 及び (b) は、バッファアンプの一例を示す回路図であ 15 る。

発明を実施するための最良の形態

25

以下、本発明の実施の形態について図面を用いて詳細に説明する。 (実施の形態 1)

20 図3は、本発明の一例として実施の形態1における容量検出回路20 の回路図を例示したものである。

この容量検出回路20は、容量型センサCsの容量に対応した電圧信号を出力する回路であり、容量型センサCs、入力保護回路21、抵抗Rh、バッファアンプ12、容量型センサCsとバッファアンプ12とを接続する信号線13等から構成される。信号線13は、プルアップ抵抗Rhを介して電源Vhに接続され、直流電位が固定されている。バッ

ファアンプ12は、入力インピーダンスが高く、かつ、出力インピーダンスが低い電圧増幅率が1のインピーダンス変換器である。図1に示された従来の容量検出回路10に比べ、入力保護回路21の構成、及び、バッファアンプ12の出力と入力保護回路21とが接続されている点等が異なる。以下、従来の容量検出回路と同一の構成要素には同一の符号を付し、その説明を省略し、異なる点を説明する。

入力保護回路21は、信号線13と正電源(+Vdd)との間に信号線13から正電源(+Vdd)に向かって電流が流れる方向となるように接続された2つのダイオードDp1及びDp2と、信号線13と負電源(-Vdd)との間に負電源(-Vdd)から信号線13に向かって電流が流れる方向となるように接続された2つのダイオードDm1及びDm2とから構成される。

10

15

20

そして、バッファアンプ12の出力端子は、入力保護回路21のダイオードDp1とダイオードDp2との接続点21aに接続されるとともに、ダイオードDm1とDm2との接続点21bに接続されている。

以上のように構成された容量検出回路20の動作は次の通りである。

図4は、図3に示された容量検出回路20の等価回路である。ここでは、ダイオードDp2及びDm1の容量がそれぞれコンデンサCdp及びCdmとして、バッファアンプ12の入力容量がコンデンサCgとして図示されている。

コンデンサCdpに着目すると、その両端は、バッファアンプ12の入力端子及び出力端子に接続されているので、同電位となる。同様に、コンデンサCdmの両端も同電位となる。つまり、これらのコンデンサCdp及びCdmは、いずれも、その両端が同電位となり、蓄積電荷がゼロとなり、見かけ上、容量Cdp及びCdmがゼロとなる。これは、コンデンサの容量Cと蓄積電荷Qと両端子間の電圧Vとの関係、

 $Q = C \cdot V$

において、V=Oの場合にQ=O、つまり、蓄積電荷がゼロとなり、 見かけ上、容量Cがゼロの場合に等しいこととなることから容易に理解 できる。

5 以上のことから、信号線13に接続されている2つのダイオードDp 2及びDm1の容量(コンデンサCdp及びCdm)を無視することが できるので、信号線13の寄生容量Ciは、コンデンサCgだけ、つまり、

Ci = Cg

10 となる。よって、従来の容量検出回路10における信号線13の寄生容量Ci(=Cdp+Cdm+Cg)に比べ、入力保護回路に起因する容量分が削減されることとなり、その分だけ、容量検出回路20の感度が向上する。つまり、上述の式1における分母に含まれるCiが大幅に小さくなり、回路ゲイン、

15 Δ C / (C d + Δ C + C i) が従来よりも大幅に大きくなる。

(実施の形態2)

図 5 は、本発明の一例である実施の形態 2 における容量検出回路 3 Oの回路図を例示したものである。

20 この容量検出回路30は、容量型センサCsの容量に対応した電圧信号を出力する回路であり、容量型センサCs、入力保護回路31、抵抗Rh、バッファアンプ12、コンデンサCp、コンデンサCm、容量型センサCsとバッファアンプ12とを接続する信号線13等から構成される。図3に示された実施の形態1の容量検出回路20に比べ、2つのコンデンサCp及びCmと2つの抵抗Rp及びRmが追加されている点が異なる。以下、実施の形態1の容量検出回路20と同一の構成要素に

は同一の符号を付し、その説明を省略し、異なる点を説明する。

入力保護回路31のダイオードDp1とダイオードDp2との接続点31aには、固定電圧Vpとの間に抵抗Rpが接続されるとともに、バッファアンプ12の出力端子との間にコンデンサCpが接続されている。同様に、入力保護回路31のダイオードDm 1 とダイオードDm 2 との接続点31bには、固定電圧Vmとの間に抵抗Rmが接続されるとともに、バッファアンプ12の出力端子との間にコンデンサCmが接続されている。

コンデンサCpと抵抗Rpは、バッファアンプ12の出力電圧を入力とし、これらの接続点を出力とするハイパスフィルタを構成しているが、容量型センサCsの変化容量 ΔC及びバイアス電源の電圧Vb(交流分)に対応する周波数帯域の信号を通過させる時定数となるように、その容量値及び抵抗値が設定されている。同様に、コンデンサCmと抵抗Rmについても、同様の周波数帯域の信号を通過させる時定数となるように、その容量値及び抵抗値が設定されている。したがって、バッファアンプ12の出力電圧の交流分がコンデンサCmを通過して入力保護回路31の接続点31bに印加されることになる。

固定電圧Vpは、信号線13の電位Vhと正電源(+Vdd)との間の値であり、ダイオードDp1及びDp2がいずれも通常動作において逆バイアスとなるようにバイアスしておくための直流電位である。同様に、固定電圧Vmは、信号線13の電位Vhと負電源(一Vdd)との間の値であり、ダイオードDm1及びDm2がいずれも通常動作において逆バイアスとなるようにバイアスしておくための直流電位である。

20

以上のように構成された容量検出回路30の動作は次の通りである。 25 図 6 は、図 5 に示された容量検出回路30の等価回路である。ここでは、ダイオードDp2及びDm1の容量がそれぞれコンデンサCdp及

びCdmとして、バッファアンプ12の入力容量がコンデンサCgとして図示されている。

信号線13における電圧の交流分は、バッファアンプ12から出力され、コンデンサCp及びCmを通過して、入力保護回路31の接続点31a及び31bに印加される。つまり、交流分に着目すると、コンデンサCdp及びCdmは、それぞれ、両端の電位が同一となり、実施の形態1と同様に、見かけ上、容量Cdp及びCdmがゼロとなる。

以上のことから、信号線13に接続されている2つのダイオードDp 2及びDm1の容量(コンデンサCdp及びCdm)を無視することが 10 できるので、信号線13の寄生容量CiはコンデンサCgだけとなり、 実施の形態1と同様の効果が奏される。

以上の動作を解析式を用いて説明すると次の通りである。

図7(a)は、容量検出回路30が定常状態、つまり、容量型センサ Csの容量が定常値Cdに等しい(変化容量ΔC=0である)ときの各 15 箇所での電圧値を記入した回路図である。ここで電圧Vbを直流とする。 つまり、信号線13の電圧はVhであり、バッファアンプ12の出力電 圧はVhであり、入力保護回路31の接続点31aの電圧はVpであり、 入力保護回路31の接続点31bの電圧はVmである。

一方、図7(b)は、容量検出回路30の容量型センサCsの容量が20 変化しているときの各箇所での電圧値を記入した回路図である。つまり、信号線13の電圧は(Vsig+Vh)であり、バッファアンプ12の出力電圧は(Vsig+Vh)であり、入力保護回路31の接続点31 aの電圧は(Vsig+Vp)であり、入力保護回路31の接続点31 bの電圧は(Vsig+Vm)である。

25 ここで、抵抗Rh及びバッファアンプ12の入力抵抗が極めて高く、 信号線13の電荷量が保存されるとすると、図7(a)に示された定常

状態における信号線13の電荷量 Q 1 と図7 (b) に示された変化状態における信号線13の電荷量 Q 2 とが等しくなる。

ここで、図7(a)に示された定常状態における信号線13の電荷量 Q1は、

5 Q1=Cd·(Vh-Vb)+Cdp·(Vh-Vp)+Cdm (Vh-Vm)+Cg·Vh

である。一方、図7(b)に示された変化状態における信号線13の 電荷量Q2は、

 $Q 2 = (C d + \Delta C) \cdot (V s i g + V h - V b) + C d p \cdot (V s i g$ 10 + V h - V s i g - V p) + C d m (V s i g + V h - V s i g - V m) $+ C g \cdot (V s i g + V h)$

である。そして、

Q 1 = Q 2

20

が成立する。これらの式より、容量型センサ C s の容量変化に対応す 15 る信号成分 V s i g は、

 $V s i g = (\Delta C / (C d + \Delta C + C g)) \cdot (V b - V h)$

と表される。この式から、バッファアンプ12の出力信号の交流分は、入力保護回路31の2つのダイオードDp2及びDm1の容量(コンデンサCdp及びCdm)の影響を受けないことが分かる。つまり、信号線13の寄生容量Ciは、見かけ上、コンデンサCgだけとなり、従来よりも感度が大きくなる。

以上、本発明に係る容量検出回路について、2つの実施の形態を用いて説明したが、本発明は、これらの実施の形態に限定されるものではない。

25 たとえば、バイアス電源の電圧Vbを交流や直流がのった交流として もよい。また、図8に示される容量検出回路40のように、バッファア

ンプ42及び43を2つのダイオードの接続点とバッファアンプ12の出力端子からコンデンサCp又はCmを介して接続してもよい。この容量検出回路40は、実施の形態2における容量検出回路30の接続点31aと抵抗Rpとの間、及び、接続点31bと抵抗Rmとの間に、入力インピーダンスが高く、かつ、出力インピーダンスが低い電圧増幅率が1のインピーダンス変換器(それぞれ、バッファアンプ42及び43)を挿入した回路に相当する。これによって、バッファアンプ12の出力負荷から入力保護回路41が切り離されるとともに、バッファアンプ42及び43を介して入力保護回路41の接続点41a及び41bに電圧が供給されるので、コンデンサCdp及びCdmの両端の電位がより確実に同電位に保持され得る。

10

15

また、図9の回路図に示されるように、バッファアンプ12の内部の回路において、入力端子がMOSFETのゲートに接続されている場合には、バッファアンプ12の入力容量(コンデンサCg)は、そのMOSFETのゲート容量であり、その大部分がゲート基板間の容量である。したがって、このような場合においては、MOSFETの基板とバッファアンプ12の出力端子とを接続してもよい。これによって、ゲート基板間の容量がキャンセルされ、寄生容量Ciが小さくなり、容量検出回路の感度が向上される。

20 また、容量型センサCsを除く容量検出回路がワンチップICやブレッドボード等で実現される場合においては、図10の回路図に示されるように、容量検出回路をテストするための回路を付加しておいてもよい。図10の回路図では、バッファアンプ12の入力端子は、テスト用コンデンサ50とスイッチ51とを介して、テスト用PAD(ICの電極端25 子)52に接続され、スイッチ51の制御端子は切替用PAD53(あるいは、スイッチ切替制御回路)に接続されている。このような構成に

よって、テスト時には、切替用PAD53から所定の第1電圧を印加してスイッチ51をテスト用PAD52に接続しテスト状態とすることで、容量検出回路に容量型センサ(テスト用コンデンサ50)が接続された状態となり、テスト用PAD52にテスト信号を入力する等によって容量検出回路をテストすることができる。一方、テスト完了後には、切替用PAD53から所定の第2電圧を印加してスイッチ51をバッファアンプ12の出力端子に接続してテスト用コンデンサ50の両端を同電位とし、感度低下を起こさないようにしておくこともできる。

また、実施の形態 1 及び 2 におけるパッファアンプ 1 2 、 4 2 、 4 3 10 は、図 1 1 (a)に示されるオペアンプ (演算増幅器)によるボルテージフォロワで構成してもよいし、図 1 1 (b)に示されるMOSFETを用いた回路で構成してもよい。

また、コンデンサ C d p 及び C d m の両端の電圧に位相差が生じる場合には、コンデンサ C d p 及び C d m の一端から他端までのループ回路 15 上に位相補償回路を挿入し、位相差が生じないように調整してもよい。あるいは、実施の形態 2 における容量検出回路 3 O の抵抗Rp 及びRmを可変抵抗とし、コンデンサ C p 及び C m を可変容量とすることで、位相補償と通過帯域の調整とを同時に行うようにしてもよい。

20 産業上の利用の可能性

本発明は、容量検出回路として、特に、微小な静電容量の変化分に対応した信号を出力する回路として利用することができ、例えば、コンデンサマイクロホン等の物理量の変化に応じて容量が変化する容量型センサの検出回路として利用することができる。

請求の範囲

1. 被検出コンデンサの容量を検出する回路であって、

前記被検出コンデンサに信号線を介して接続される第1バッファアンプ部と、

5 前記信号線と第1電源との間に直列に接続された第1及び第2ダイオードと、

前記信号線と第2電源との間に直列に接続された第3及び第4ダイオードとを含み、

前記第1バッファアンプ部の出力端子が、前記第1ダイオードと前記 10 第2ダイオードとの第1接続点、及び、前記第3ダイオードと前記第4 ダイオードとの第2接続点に接続されている

ことを特徴とする容量検出回路。

- 2. 前記第1バッファアンプ部の電圧増幅率が1である
- 15 ことを特徴とする請求の範囲1記載の容量検出回路。
 - 3. 前記第 1 バッファアンプ部の出力端子は、前記第 1 及び第 2 接続点と、それぞれ、第 1 及び第 2 コンデンサを介して交流的に接続され、

前記第1接続点は、第1抵抗を介して前記第1電源の電位と前記信号 20 線の電位との間の電位に接続され、

前記第2接続点は、第2抵抗を介して前記第2電源の電位と前記信号線の電位との間の電位に接続されている

ことを特徴とする請求の範囲1記載の容量検出回路。

25 4. 前記第1抵抗と前記第1コンデンサは、前記第1バッファアンプ部 の出力信号のうち、前記被検出コンデンサの変化容量及び当該被検出コ ンデンサに加えるパイアス電圧の交流分に対応する周波数成分を通過させるような抵抗値及び容量値であり、

前記第2抵抗と前記第2コンデンサは、前記第1バッファアンプ部の 出力信号のうち、前記被検出コンデンサの変化容量及び当該被検出コン デンサに加えるバイアス電圧の交流分に対応する周波数成分を通過させ るような抵抗値及び容量値である

ことを特徴とする請求の範囲3記載の容量検出回路。

5. 前記第1抵抗と前記第1コンデンサとの接続点と前記第1接続点と 10 の間には第2パッファアンプ部が接続され、

前記第2抵抗と前記第2コンデンサとの接続点と前記第2接続点との間には第3パッファアンプ部が接続されている

ことを特徴とする請求の範囲3記載の容量検出回路。

15 6. 前記第1接続点の電位と前記第2接続点の電位とが前記信号線の電位と同じになるように、前記第1~第3パッファアンプ部のそれぞれの電圧増幅率が設定されている

ことを特徴とする請求の範囲5記載の容量検出回路。

20 7. 前記第1バッファアンプ部は、入力段の回路として、MOSFETを含み、

前記MOSFETのゲートは、前記第1バッファアンプ部の入力端子に接続され、

前記MOSFETの基板は、前記第 1 パッファアンプ部の出力端子に 25 接続されている

ことを特徴とする請求の範囲1記載の容量検出回路。

8. 前記容量検出回路はさらに、

テスト信号を入力するためのテスト端子と、

前記第1バッファアンプ部の入力端子と前記テスト端子との間に直列 5 に接続されたテスト用コンデンサとスイッチとを含む

ことを特徴とする請求の範囲1記載の容量検出回路。

9. 被検出コンデンサの容量を検出する回路であって、

前記被検出コンデンサに信号線を介して接続される電圧増幅率が 1 の 10 バッファアンプ部と、

前記信号線と第1電源との間に、前記信号線から前記第1電源に向かって電流が流れる方向に直列接続された第1及び第2ダイオードと、

前記信号線と第2電源との間に、前記第2電源から前記信号線に向かって電流が流れる方向に直列接続され第3及び第4ダイオードと、

15 前記信号線と前記第1電源の電位以下で前記第2電源の電位以上の電位との間に接続された抵抗とを含み、

前記バッファアンプ部の出力端子が、前記第1ダイオードと前記第2 ダイオードとの接続点、及び、前記第3ダイオードと前記第4ダイオー ドとの接続点に接続されている

- 20 ことを特徴とする容量検出回路。
 - 10.被検出コンデンサの容量を検出する回路であって、

前記被検出コンデンサに信号線を介して接続される電圧増幅率が1のバッファアンプ部と、

25 前記信号線と第1電源との間に、前記信号線から前記第1電源に向かって電流が流れる方向に直列接続された第1及び第2ダイオードと、

前記信号線と第2電源との間に、前記第2電源から前記信号線に向かって電流が流れる方向に直列接続され第3及び第4ダイオードと、

前記第1電源の電位以下で前記第2電源の電位以上の電位と前記信号線との間に接続された抵抗と、

5 前記バッファアンプ部の出力端子と、前記第1ダイオードと前記第2 ダイオードとの第1接続点との間に接続されたコンデンサと、

前記第1接続点と、前記第1電源の電位と前記信号線の電位との間の電位とに接続された抵抗と、

前記バッファアンプ部の出力端子と、前記第3ダイオードと前記第4 10 ダイオードとの第2接続点との間に接続されたコンデンサと、

前記第2接続点と、前記第2電源の電位と前記信号線の電位との間の 電位とに接続された抵抗とを含む

ことを特徴とする容量検出回路。

15 11. 被検出コンデンサの容量を検出する回路であって、

前記被検出コンデンサに信号線を介して接続される電圧増幅率が1の 第1バッファアンプ部と、

前記信号線と第1電源との間に、前記信号線から前記第1電源に向かって電流が流れる方向に直列接続された第1及び第2ダイオードと、

20 前記信号線と第2電源との間に、前記第2電源から前記信号線に向かって電流が流れる方向に直列接続され第3及び第4ダイオードと、

前記第1パッファアンプ部の出力端子と、前記第1ダイオードと前記第2ダイオードとの第1接続点との間に直列に接続された第1コンデンサ及び第2パッファアンプ部と、

25 前記第1コンデンサと前記第2バッファアンプ部との接続点と、前記 第1電源の電位と前記信号線の電位との間の電位とに接続された第1抵

抗と、

20

前記第1パッファアンプ部の出力端子と、前記第3ダイオードと前記第4ダイオードとの第2接続点との間に直列に接続された第2コンデンサ及び第3パッファアンプ部と、

前記第2コンデンサと前記第3バッファアンプ部との接続点と、前記第2電源の電位と前記信号線の電位との間の電位とに接続された第2抵抗と、

前記第1電源の電位以下で前記第2電源の電位以上の電位と前記信号線との間に接続された第3抵抗とを含む

10 ことを特徴とする容量検出回路。

12. 被検出コンデンサの容量を検出する方法であって、


前記被検出コンデンサと電圧増幅率が1のバッファアンプ部とを信号線で接続し、

15 前記信号線と第1電源との間に第1及び第2ダイオードを直列に接続 するとともに、前記信号線と第2電源との間に第3及び第4ダイオード を直列に接続し、

前記バッファアンプ部の出力端子を、前記第1ダイオードと前記第2ダイオードとの接続点、及び、前記第3ダイオードと前記第4ダイオードとの接続点に接続することによって、前記信号線に接続された前記第1ダイオード及び前記第3ダイオードの容量をキャンセルさせる

ことを特徴とする容量検出方法。

図1







図3










図5



(+Vdd≧Vp≧Vh≧Vm≧-Vdd)










図9






図10





INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2004/011577

		101/02	2001,022011
A. CLASSIFIC Int.Cl ⁷	CATION OF SUBJECT MATTER G01R27/26		
According to International Patent Classification (IPC) or to both national classification and IPC			
B. FIELDS SEARCHED			
Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ G01R27/00-27/32			
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Toroku Jitsuyo Shinan Koho 1994-2004 Kokai Jitsuyo Shinan Koho 1971-2004 Jitsuyo Shinan Toroku Koho 1996-2004			
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)			
C. DOCUMENTS CONSIDERED TO BE RELEVANT			
Category*	Citation of document, with indication, where ap	opropriate, of the relevant passages	Relevant to claim No.
A	JP 2003-75486 A (Sumitomo Me	tal Industries,	1-12
	Ltd.), 12 March, 2003 (12.03.03),		
	Full text; Figs. 1 to 8		
	(Family: none)		
A	US 3646538 A (Rosemount Engi 27 October, 1969 (27.10.69),	neering Co.),	1-12
	Full text; drawings & IL 35539 AO & DE	2052520 A	
	& FR 2066530 A & GB	1335349 A	
		50-31459 B 999930 A	
	• • • • • • • • • • • • • • • • • • • •	62-37440 B	
Further documents are listed in the continuation of Box C. See patent family annex.			
Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance.		"T" later document published after the int date and not in conflict with the applie the principle or theory underlying the	cation but cited to understand
1	cation or patent but published on or after the international	"X" document of particular relevance; the considered novel or cannot be cons	claimed invention cannot be
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means		"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination	
the priority date statuted			
Date of the actual completion of the international search 09 November, 2004 (09.11.04)		Date of mailing of the international sea 07 December, 2004	
35 NOVEMBEL / 2004 (05.11.04/			, ,
Name and mailing address of the ISA/		Authorized officer	
Japanese Patent Office			
Facsimile No. Telephone No. Form PCT/ISA/210 (second sheet) (January 2004)			